.jpg)
文／林明謙
若說到半導體「異質整合（Heterogeneous Integration）」的概念近年不斷的被凸顯了出來，早已成為半導體的新顯學，而且在未來AI與5G的發展趨勢下，更將加速異質整合的進行。
摩爾定律延續下去
台積電（2330）早先依循摩爾定律（Moore's Law）在進行製程微縮，讓線寬不斷的縮小，而這個晶片電晶體數目每隔18個月便會增加1倍的摩爾定律，讓台積電在過去30幾年來不斷的成長，並得以成為台灣的護國神山，但未來有一天，摩爾定律終究會到達極限。台積電前董事長張忠謀先生於2017年表示摩爾定律仍將持續成長，但可能會在2027年走到盡頭，因此必須尋找其他突破的辦法，讓摩爾定律可以繼續延續下去。
因此採用更先進封裝技術，把不同晶片整合在同一個封裝體內，同樣可以達到持續微縮的目標，因此就有了繼續延續下去的「泛摩爾定律」，這當中非得要談到「異質整合」的概念。
讓我們先簡單了解過去半導體晶片的整合過程，一開始傳統上是將「CPU、記憶體、邏輯元件、類比元件」等不同功能的晶片分別封裝成一個個的IC，然後放在一塊PCB上進行運作，這是最原始的情況。後來為了讓體積更小、效能提高，因此發展出SoC系統單晶片，可以將不同功能元件整合在一個晶片上再去封裝，這就是系統單晶片，但是由於這些元件封裝在一個IC當中，彼此容易互相干擾，因此良率與成本上會有瓶頸。
同時，將「被動元件、電容、電阻、連接器或天線等元件」與晶片給一起封裝的SiP系統級封裝，也在持續的進行當中，這個在製程上也有其極限。因此，上面的這些技術不斷的從平面演進立體的層面，於是就有了3D IC與3D封裝，以及近期相當熱門的Chiplet小晶片封裝技術，而隨著這些技術上的成熟，就一步步的打開半導體通往異質整合的大門，其實異質整合已經在進行式之中，只是未來的整合程度會到更廣泛的領域。
當然，在提升效能的過程之中，過去也運用過「同質整合」的方式，就是將多個同質的晶片整合成一顆IC，像之前的4核手機、8核手機就是這個概念，基本上就是將CPU給整合在一起。
封裝技術得更成熟
而難度比較高的是異質整合，則須要進一步將多個「不同性質」的IC給整合起來，包含「記憶體IC、邏輯IC、RFIC與類比IC」，甚至是微機電系統，跳脫SoC的瓶頸，甚至是超越目前的SiP，給慢慢的統合起來在一個多功能的異質整合晶片中，但是體積依然很小、效能也繼續提升。不過，這也意味著封裝技術要更加的成熟，因為這牽涉到半導體中的「IC 設計、晶圓代工、後段封測」等各個領域，各個廠商可能既合作又競爭。
【完整內容請見《非凡商業周刊》2020/10/8 No.1218】想了解更多，詳洽02-27660800
【歡慶台股邁入新的里程碑，即日起只要訂閱非凡商業周刊，就能擁有健康財富大禮包，數量有限，先訂先贏，帶你輕鬆投資不傷神，獲利加乘無上限。詳洽：02-2766-0800】
